数字电子电路详解

发表于2024-05-12|嵌入式系统开发工具

|总字数:3.5k|阅读时长:12分钟|浏览量:

数字电子电路 是处理离散信号的电路，这些信号通常只有有限的几个状态，最常见的是两个状态（如高电平/低电平，1/0）。它构成了现代计算机、通信系统和各种智能设备的基础。与模拟电子电路处理连续信号不同，数字电路通过逻辑运算和存储实现复杂的功能。

核心思想： 利用半导体器件的开关特性，实现二进制逻辑运算（布尔代数）和状态存储，进而构建复杂的数字系统，处理、存储和传输信息。

一、数字电子电路概述

1.1 什么是数字信号？

数字信号是指在时间上和数值上都是离散的信号。最简单的数字信号是二进制信号，它只有两个状态，通常用电压的高电平（H 或 1）和低电平（L 或 0）来表示。

例如：

计算机内部的数据
开关的状态（开/关）
CD/DVD/蓝光光盘中存储的信息
以太网数据包

1.2 数字电路的优点

抗干扰能力强：由于只有两个状态，较小的噪声不容易改变信号的逻辑状态。
易于设计和实现：基于逻辑门和布尔代数，设计方法相对标准化。
易于存储和处理：二进制数据可以方便地存储在寄存器、存储器中，并通过算法进行复杂处理。
可编程性强：通过改变软件或逻辑配置，可以实现不同的功能。
易于集成：可以在一块芯片上集成数百万甚至数十亿的晶体管，形成复杂的集成电路 (IC)。

1.3 数字电路的组成部分

数字电路主要由以下基本逻辑单元构成：

逻辑门 (Logic Gates)：实现基本的布尔逻辑运算（AND, OR, NOT, NAND, NOR, XOR, XNOR）。
触发器 (Flip-Flops)：实现基本的存储功能，是时序逻辑电路的基础。
组合逻辑电路 (Combinational Logic Circuits)：输出仅由当前输入决定，不依赖于过去的状态。
时序逻辑电路 (Sequential Logic Circuits)：输出不仅由当前输入决定，还依赖于过去的状态（即具有存储功能）。
存储器 (Memory)：用于存储大量数据。
微处理器/微控制器：高度集成的数字系统，用于执行程序和控制。

二、数制与编码

数字电路通常处理二进制数据，因此了解数制转换和编码非常重要。

2.1 常用数制

十进制 (Decimal)：基数10，数字0-9。人类日常使用。
二进制 (Binary)：基数2，数字0-1。数字电路内部使用。
八进制 (Octal)：基数8，数字0-7。曾用于简化二进制表示。
十六进制 (Hexadecimal)：基数16，数字0-9和A-F。常用于简化二进制表示（1个十六进制位代表4个二进制位）。

2.2 常用编码

BCD 码 (Binary-Coded Decimal)：用4位二进制数表示一位十进制数0-9。例如，十进制23用BCD码表示为0010 0011。
格雷码 (Gray Code)：一种单位距离码，任意两个相邻的码字之间只有一位不同。常用于避免因多位变化不同步造成的错误。
ASCII 码 (American Standard Code for Information Interchange)：用于表示字符的7位或8位二进制编码。
奇偶校验码 (Parity Code)：在数据中添加一位校验位，使数据中1的个数为奇数或偶数，用于检测数据传输中的单比特错误。

三、基本逻辑门

逻辑门是数字电路最基本的构建块，实现布尔代数中的基本逻辑运算。

3.1 非门 (NOT Gate / Inverter)

功能：对输入信号取反。

符号：

    graph TD
    A((A)) --> INV["NOT\n(反相器)"]
    INV --> Y((Y))

真值表：

A Y

0 1

1 0
布尔表达式：$Y = \bar{A}$ 或 $Y = A’$

A	Y
0	1
1	0

3.2 与门 (AND Gate)

功能：当所有输入都为1时，输出才为1。

符号：

    graph TD
    A((A)) --> AND["AND"]
    B((B)) --> AND
    AND --> Y((Y))

真值表 (2输入)：

A B Y

0 0 0

0 1 0

1 0 0

1 1 1
布尔表达式：$Y = A \cdot B$ 或 $Y = AB$

A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

3.3 或门 (OR Gate)

功能：当任意输入为1时，输出就为1。

符号：

    graph TD
    A((A)) --> OR["OR"]
    B((B)) --> OR
    OR --> Y((Y))

真值表 (2输入)：

A B Y

0 0 0

0 1 1

1 0 1

1 1 1
布尔表达式：$Y = A + B$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

3.4 与非门 (NAND Gate)

功能：与门输出的非。当所有输入都为1时，输出为0；否则为1。

符号：

    graph TD
    A((A)) --> NAND["NAND"]
    B((B)) --> NAND
    NAND --> Y((Y))

真值表 (2输入)：

A B Y

0 0 1

0 1 1

1 0 1

1 1 0
布尔表达式：$Y = \overline{A \cdot B}$

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

3.5 或非门 (NOR Gate)

功能：或门输出的非。当任意输入为1时，输出为0；否则为1。

符号：

    graph TD
    A((A)) --> NOR["NOR"]
    B((B)) --> NOR
    NOR --> Y((Y))

真值表 (2输入)：

A B Y

0 0 1

0 1 0

1 0 0

1 1 0
布尔表达式：$Y = \overline{A + B}$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

3.6 异或门 (XOR Gate)

功能：当输入不同时，输出为1；当输入相同时，输出为0。

符号：

    graph TD
    A((A)) --> XOR["XOR"]
    B((B)) --> XOR
    XOR --> Y((Y))

真值表 (2输入)：

A B Y

0 0 0

0 1 1

1 0 1

1 1 0
布尔表达式：$Y = A \oplus B = A\bar{B} + \bar{A}B$

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

3.7 同或门 (XNOR Gate)

功能：当输入相同时，输出为1；当输入不同时，输出为0 (异或门输出的非)。

符号：

    graph TD
    A((A)) --> XNOR["XNOR"]
    B((B)) --> XNOR
    XNOR --> Y((Y))

真值表 (2输入)：

A B Y

0 0 1

0 1 0

1 0 0

1 1 1
布尔表达式：$Y = \overline{A \oplus B} = A B + \bar{A}\bar{B}$

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	1

四、组合逻辑电路

组合逻辑电路的特点是其输出仅由当前输入信号的状态决定，不具有记忆功能。

4.1 组合逻辑电路分析与设计

分析：根据电路图推导出逻辑表达式和真值表。
设计：
1. 确定输入和输出变量。
2. 根据逻辑关系列出真值表。
3. 从真值表导出最小项表达式（SOP）或最大项表达式（POS）。
4. 使用卡诺图 (Karnaugh Map) 或布尔代数化简逻辑表达式。
5. 根据化简后的表达式画出逻辑电路图。

4.1.1 卡诺图化简示例

例如，一个3输入函数 $F(A, B, C)$ 的真值表：

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

卡诺图：

AB\C	0	1
00	0	1
01	1	0
11	1	0
10	0	1

化简：

将 F=1 的项圈起来：
- (001) 与 (101) 可圈为 $\bar{A}C + AC = C$ (错，应为 $\bar{B}C$)
- (010) 与 (110) 可圈为 $\bar{C}B + C B = B$ (错，应为 $B\bar{C}$)
- (001)与(101)圈为 $B_0 C_1$ 及 $B_1 C_1$ 的组合 $\bar{B}C$
- (010)与(110)圈为 $B_1 C_0$ 及 $B_1 C_0$ 的组合 $B\bar{C}$
- (010)与(110)可以圈为 $B\bar{C}$

正确的圈法和化简应是：

圈 (001) 和 (101) 得到 $C \cdot \bar{B}$
圈 (010) 和 (110) 得到 $\bar{C} \cdot B$

所以 $F = B\bar{C} + \bar{B}C = B \oplus C$。

4.2 常用组合逻辑电路

加法器：实现二进制数的加法运算。
- 半加器 (Half Adder)：两个输入（加数 A，被加数 B），两个输出（和 S，进位 C）。
- 全加器 (Full Adder)：三个输入（A，B，进位 $C_{in}$），两个输出（和 S，进位 $C_{out}$）。通过连接多个全加器可实现多位加法器。
```
    graph TD
    A((A)) --> FA
    B((B)) --> FA
    CIN((C_in)) --> FA
    FA["Full Adder"]
    FA --> S((S))
    FA --> COUT((C_out))
  
```
编码器 (Encoder)：将输入信号转换为特定的二进制编码。
译码器 (Decoder)：将二进制编码转换为独热码或其他特定输出。
- 例如，2线-4线译码器：2位输入，最多有4个输出，每次只有一个输出有效。
多路选择器 (Multiplexer / MUX)：根据选择信号 (Select Line) 从多个输入中选择一个输出。
数据分配器 (Demultiplexer / DEMUX)：与多路选择器相反，将一个输入数据分配到多个输出中的某一个。
比较器：比较两个二进制数的大小。

五、时序逻辑电路

时序逻辑电路的特点是其输出不仅取决于当前输入，还取决于电路的过去状态。它们具有记忆功能。

5.1 存储单元：触发器 (Flip-Flops)

触发器是构成时序逻辑电路的基本存储单元，能够存储1位二进制信息。

5.1.1 RS 触发器

功能：最基本的触发器，由两个与非门或或非门交叉连接构成。
输入：R (Reset，复位)，S (Set，置位)。
输出：Q，$\bar{Q}$。
特性：当 S=1, R=0 时，Q=1；当 S=0, R=1 时，Q=0；当 S=0, R=0 时，保持状态；当 S=1, R=1 时，禁止状态 (输出不确定)。

5.1.2 D 触发器 (Data Flip-Flop)

功能：数据触发器，常用于数据寄存。在时钟脉冲有效边沿到来时，将输入 D 的值锁存到输出 Q。
输入：D (Data)，Clk (Clock)。
输出：Q，$\bar{Q}$。

特性：

当 Clk=有效边沿（如上升沿）时，$Q_{next} = D$。
当 Clk=无效时，Q 保持不变。

    graph TD
    D_in((D)) --> D_FF["D Flip-Flop"]
    CLK_in("Clk") --> D_FF
    D_FF --> Q_out((Q))
    D_FF --> Q_bar_out(("Q̅"))

5.1.3 JK 触发器

功能：功能最完善的触发器，可以实现置位、复位、保持和翻转功能。
输入：J，K，Clk。
输出：Q，$\bar{Q}$。
特性：

J K Clk $Q_{next}$ 操作

0 0 ↑ $Q_{prev}$ 保持

0 1 ↑ 0 复位

1 0 ↑ 1 置位

1 1 ↑ $\bar{Q}_{prev}$ 翻转

J	K	Clk	$Q_{next}$	操作
0	0	↑	$Q_{prev}$	保持
0	1	↑	0	复位
1	0	↑	1	置位
1	1	↑	$\bar{Q}_{prev}$	翻转

5.1.4 T 触发器 (Toggle Flip-Flop)

功能：当 T=1 时，每来一个时钟脉冲，输出状态翻转一次。
输入：T (Toggle)，Clk。
输出：Q，$\bar{Q}$。
特性：

T Clk $Q_{next}$ 操作

0 ↑ $Q_{prev}$ 保持

1 ↑ $\bar{Q}_{prev}$ 翻转

T	Clk	$Q_{next}$	操作
0	↑	$Q_{prev}$	保持
1	↑	$\bar{Q}_{prev}$	翻转

5.2 常用时序逻辑电路

寄存器 (Registers)：由多个触发器组成，用于并行存储多位二进制数据。
- 移位寄存器 (Shift Registers)：数据可以串行或并行移入/移出。
计数器 (Counters)：用于计数时钟脉冲的次数。
- 异步计数器 (Ripple Counter)：触发器逐级触发。
- 同步计数器 (Synchronous Counter)：所有触发器同时由一个时钟触发。
同步状态机 (Synchronous State Machines)：也称有限状态机 (FSM)，由组合逻辑和寄存器组成，根据当前状态和输入生成下一个状态和输出。

六、半导体存储器

存储器是数字系统中用于存储数据和程序的关键组成部分。

6.1 随机存取存储器 (RAM - Random Access Memory)

特性：可读可写，数据掉电丢失 (易失性)。
类型：
- SRAM (Static RAM)：由触发器构成，速度快，功耗高，成本高，常用于高速缓存。
- DRAM (Dynamic RAM)：由电容存储电荷，需要周期性刷新，速度相对慢，功耗低，集成度高，成本低，常用于主存储器。

6.2 只读存储器 (ROM - Read-Only Memory)

特性：通常只能读，数据掉电不丢失 (非易失性)。
类型：
- Mask ROM：在制造时写入，不可更改。
- PROM (Programmable ROM)：一次性可编程。
- EPROM (Erasable PROM)：紫外线擦除，可多次编程。
- EEPROM (Electrically Erasable PROM)：电擦除，可多次编程。
- Flash Memory (闪存)：EEPROM 的一种，块擦除，广泛用于固态硬盘、U盘等。

七、数字集成电路 (IC)

数字电路的实际实现多采用集成电路的形式。

7.1 TTL (Transistor-Transistor Logic)

由双极型晶体管构成，速度较快，功耗中等。
工作电压通常为 +5V。
主要用于早期和中等规模的集成电路。

7.2 CMOS (Complementary Metal-Oxide-Semiconductor)

由 N 沟道和 P 沟道 MOSFET 构成。
优点：功耗极低（尤其在静态时），抗干扰能力强，工作电压范围广。
缺点：速度相对慢于 TTL (但现代 CMOS 速度已非常快)，对静电敏感。
广泛应用于几乎所有现代数字集成电路，包括微处理器、存储器等。

八、数字电路设计流程与工具

8.1 设计流程

需求分析：明确电路功能、性能指标。
行为描述：用伪代码、状态图等描述电路行为。
结构设计：选择合适的逻辑门、触发器、存储器等构建模块。
逻辑综合：将高级描述转换为门级网表。
仿真验证：使用 EDA (Electronic Design Automation) 工具验证电路功能和时序。
物理设计：布局布线，生成版图。
制造与测试：芯片流片和功能测试。

8.2 EDA 工具

硬件描述语言 (HDL)：
- VHDL (VHSIC Hardware Description Language)：通用。
- Verilog HDL：更接近 C 语言，更常用。
- 用于描述数字电路的行为和结构，是现代数字电路设计的基础。
仿真软件：如 ModelSim, VCS, Incisive。
综合工具：如 Synopsys Design Compiler, Cadence Genus。
布局布线工具：如 Cadence Innovus, Synopsys IC Compiler。
FPGA (Field-Programmable Gate Array)：可编程逻辑器件，允许用户在硬件上实现自定义数字电路，常用于原型验证和小批量生产。